COMPOSITE DIFFERENTIAL AMPLIFIER

Patent number:

JP4351109

Publication date:

1992-12-04

Inventor:

NISHIJIMA KAZUNORI

Applicant:

NEC CORP

Classification:

- international:

H03F3/45; H03F3/34

- european:

Application number:

JP19910125752 19910529

Priority number(s):

Also published as:

EP0516423 (A1) US5254956 (A1)


EP0516423 (B1)

Report a data error here

Abstract of JP4351109

PURPOSE:To reduce the voltage of the entire circuit and the power consumption in a differential amplifier whose output DC voltage is made constant.

CONSTITUTION: A differential output of the differential amplifier 120 is outputted from emitters of transistors(TRs) 103, 104 via an emitter follower 121 and a midpoint bias of the differential output, that is, the DC output of an operational amplifier 119 inputted to a noninverting input of an operational amplifier 119 is inputted to a voltage controlled current source 122. Moreover, the current absorbing point of the current source 122 is connected to a load point of the differential amplifier and feedback is applied so that the external control voltage inputted to the inverting input of the operational amplifier and the DC output voltage of the differential amplifier 120 are coincident. Thus, the low voltage and low power consumption of the circuit are attained.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

Best Available Copy

特開平4-351109

(43)公開日 平成4年(1992)12月4日

(51) Int.Cl.5

識別記号

F 1

技術表示箇所

H03F 3/45

B 7328-5 J

庁内整理番号

3/34

B 7328-5J

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特顏平3-125752

(22)出願日

平成3年(1991)5月29日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 西島 一則

東京都港区芝五丁目7番1号日本電気株式

会社内

(74)代理人 弁理士 内原 晋


(54) 【発明の名称】 複合差動増幅器

(57)【要約】

【目的】差動増幅器の出力DC電圧を一定にする複合差 動増幅器において、回路全体の低電圧化低消費電力化を 図る。

【構成】差動増幅器120の差動出力は、エミッタフォロア121を介してトランジスタ103,104のエミッタから出力され、差動出力の中点パイアスすなわち差動増幅器120のDC出力は、オペアンプ119の非反転入力に入力されオペアンプ119の出力は、電圧制御電流源122に入力され、電流源122の電流吸入点が差動増幅器の負荷点に接続され、オペアンプの反転入力に入力された外部制御電圧と差動増幅器120のDC出力電圧とが一致するように帰還がかかる。

【効果】以上の発明により回路な低電圧化、低消費電力 化が図れた。



【特許請求の範囲】

【請求項1】 差動増幅器の差動出力を各々同一の抵抗 を介して共通接続し、前記共通接続点をオペアンプの非 反転入力に入力し、前記オペアンプの反転入力には外部 制御電圧を入力し、前記オペアンプの出力は、入力電圧 に正比例した電流を発生する第一、第二の電圧制御電流 源の各々の入力に共通に入力され、前記第一、第二の電 圧制御電流源の各々の電流吸い込み点が前記差動増幅器 の第一、第二の負荷点に接続されたことを特徴とする複 合差動增幅器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、複合差動増幅器に関 し、特に差動増幅器の出力DC電圧を一定にする複合差 動増幅器に関する。

[0002]

【従来の技術】従来の複合差動増幅器は、図2に示すよ うに、入力信号源214,トランジスタ201,202 及び負荷205,206,定電流源212から構成され る差動増幅器とトランジスタ203, 204, 定電流源 20 210, 211から構成されるエミッタフォロア及び、 抵抗207, 抵抗208, オペアンプ215から構成さ れる.

【0003】次に動作について説明する。入力信号源2 14の入力信号v.は、差動増幅器で増幅され、エミッ タフォロアを介してトランジスタ203,204の各々 のエミッタから出力される。差動増幅器の利得をA. 定 電流源212の電流を21o,負荷205,206をR 1 , オペアンプ215の出力電圧をVor. トランジスタ 203, 204のペースエミッタ間電圧をV₁ として、 30 る。 トランジスタ203のエミッタ出力V。は、(1)式と*

 $Vi = \frac{AVc - R_2Io - VBE}{I + A}$

$$= \frac{A}{I+A} V_C - \frac{R_L I_O + V_{BE}}{I+A} \cdots (6)$$

【0015】オペアンプの利得がAが十分大きいと仮定 すると (7) 式となる。

[0016]

 $V_i \simeq V_c$ ----(7)

【0017】従って差動増幅器の出力DC電圧は、 Ri, Io, Varの値によらず外部制御電圧Vcとほぼ 等しくなる。従って、外部制御電圧Vc をレギュレータ 等により一定とすることにより差動増幅器の出力DC電 圧を一定にすることができる。

[0018]

【発明が解決しようとする課題】この従来の複合差動増 幅器では、オペアンプの出力を差動増幅器の電源として *なる。

[0004]

$$V_0 = V_{OP} - R_L 1_O - Avi - V_{BF} - \dots$$
 (1)

【0005】また、トランジスタ204のエミッタ出力 V。 'は、(2) 式となる。

[0006]

$$V_0' - V_{OP} - R_L I_0 + Avi - V_{BE} - \cdots$$
 (2)

【0007】従ってオペアンプ215の反転入力の入力 電圧V. は、抵抗207,208を同一抵抗として Vo, Vo 'の中点電圧となる。従ってViは(3)式 となる

[0008]

$$V_i = \frac{V_0 - V_0'}{2} = V_0 P - R_L I_0 - V_{BE} - (3)$$

【0009】 すなわち (3) の式は、エミッタフォロア 後の差動増幅器の出力DC電圧である。オペアンプのオ ープン利得をAor, 外部制御電圧Vc とすると(4)式 となる。

[0010]

$$Aop(Vc-Vi)=Vop$$
(4)

【0011】式(3)を代入して

[0012]

App
$$(V_C - V_i) = V_i + R_L I_O + V_{BE} \cdots (5)$$

【0013】式(5)からViを求めると式(6)とな

[0014]

すると必然的にオペアンプの出力電圧Vorも高くなる。 すなわちオペアンプ自身の電源電圧はVorよりさらに高 40 い電圧を必要とする。また、差動増幅器の回路電流は、 すべてオペアンブの出力から取るため、オペアンブの消 費電力は増大し、かつオペアンプの為に高い電圧が必要 となり、低電圧化が難しいという問題点があった。 [0019]

【課題を解決するための手段】本発明の複合差動器は、 差動増幅器の差動出力を各々同一の抵抗を介して共通接 続し、前記、共通接続点をオペアンプの非反転入力に入 力し、前記オペアンプの反転入力には外部制御電圧を入 力し、前記、オペアンプの出力は、入力電圧に正比例し いるために、差動増幅器の出力DC電圧Vocを高く設定 50 た電流を発生する第一,第二の電圧制御電流源の各々の

入力に共通に入力され、前記、第一、第二の電圧制御電 流源の各々の電流吸い込み点が前記、差動増幅器の第 一、第二の負荷点に接続されている。

 $\{0020\}$

【実施例】次に、本発明について図面を参照して説明す

【0021】図1は、本発明の一実施例の複合差動増幅 器であり、入力信号源118、トランジスタ101、1 02及び負荷107、108、定電流源115、入力パ イアス電圧源117から構成される差動増幅器120 10 Vec, 可変電流源の電流(トランジスタ105, 106 と、トランジスタ103, 104, 定電流源113, 1 14から構成されるエミッタフォロア121とオペアン プ119, トランジスタ105, 106, 抵抗111, 112から構成される可変電流源122及びエミッタフ*

*オロア121の差動出力電圧の中点電圧を与える抵抗1 09, 110, 電源電圧123から構成されている。

【0022】入力信号源118の入力信号v1′は、差 動増幅器120で増幅され、エミッタフォロア121を 介してトランジスタ103, 104の各々のエミッタか ら出力される。差動増幅器の利得をA', 定電流源11 5の電流を2 I。1,負荷107,108をR11,オ ペアンプ119の出力電圧をVor1、トランジスタ10 3, 104のペースエミッタ間電圧をVar, 電源電圧を のコレクタ電流)を112として、トランジスタ101の エミッタ出力 V。 "は、(8) 式となる。

[0023]

$$V_0'' = V_{cc} - R_1'(I_0' + I_{cx}) - A' vi' - V_{BE'} - \cdots$$
 (8)

【0024】トランジスタ104のエミッタ出力 ※【0025】 V。' "は、式(9)となる。

$$Vo''' = Vcc - R_L'(Io' + Icx) + A'vi' - V_{BE}' - ...(9)$$

【0026】従ってオペアンプ119の非反転入力の入 カ電圧V1′は抵抗109,110を同一抵抗としてV 。 ~, V。 ●の中点電圧となる。従ってV. / は(1★ ★0) 式となる。 [0027]

$$V_{s}' = \frac{V_{o}'' + V_{o}'''}{2} = V_{cc} - R_{c}' (J_{o}' + J_{cx}) - V_{gE}' \dots (10)$$

【0028】 すなわち (10) の式は、エミッタフォロ ア121後の差動増幅器120の出力DC電圧である。 オペアンプ119のオープン利得をAor',外部制御電 圧Vε',トランジスタ105,106のペースエミッ 30 【0032】(12)式に(11)式を代入して(1 夕間電圧をVxx",抵抗111,112をRxとすると (11) 式となる。

 $A_{PP}(V_{i}'-V_{C}')=V_{PP}'\cdots(11)$

【0.030】(11)式より、トランジスタ105,1 06のコレクタ電流 1 crは、(12) 式となる。 [0031]

$$I_{CX} = \frac{V_{oP}' - V_{BE}''}{R_E} - \cdots (/2)$$

3) 式を得る。 [0033]

$$I_{CX} = \frac{A_{op}(V_{i}-V_{C}')-V_{BE}''}{R_{E}} \dots (13)$$

【0034】 さらに式(13) を式(10) に代入して (14) 式を得る。 [0035]

$$V_{L}' = V_{CC} - R_{L}' \left\{ I_{O}' + \frac{A_{OP}'(V_{C}' - V_{O}')}{R_{E}} \right\} - V_{BE}' - \cdots (4)$$

【0036】式(14)をV, 'について解くと(1 [0037] 5) 式となる。

$$V_{i'} = \frac{V_{cc} - R_{L'}I_{0'} + \frac{R_{L'}}{R_E} \cdot A_{OP} \cdot V_{c'} - V_{BE}'}{(1 + \frac{R_{L'}}{R_E} \cdot A_{OP})}$$

$$= \frac{\frac{V_{cc} - R_{L'}I_{0'} - V_{BE'}}{A_{OP'}} + \frac{R_{L'}}{R_E} \cdot V_{c'}}{\frac{1}{A_{OP'}} + \frac{R_{L'}}{R_E}}$$
(15)

【0038】オペアンプAop′の利得は十分大きいとすれば (16) 式となる。 【0039】

$$V_i' \simeq V_{c'} - \cdots (16)$$

【0040】となる。従って、差動増幅器の出力DC電圧は、外部制御電圧 V_0 $^\prime$ とほぼ等しくなる。

[0041]

【発明の効果】以上説明したように本発明は、オペアン プの出力を可変電流源を介して差動増幅器の負荷点に接 20 続したので、差動増幅器の出力DC電圧を高く設定して も、オペアンプの出力電圧 Voァ′ は高く設定する必要は なく、オペアンプ自身も差勤増幅器の電源電圧で動作す る。差動増幅器の回路電流は、電源より取るため、オペ アンプの出力電流の増大はなく、消費電力の増大もな い。また、オペアンプの為に高い電圧は必要でないの で、オペアンプを含む回路全体の低電圧化が容易とな る。以上の効果を具体的数値で示すことにする。従来例 において、抵抗205, 206を5KQ, 定電流源21 0, 211, 212の電流値は400μA, トランジス 30 タ203,204のペースエミッタ間電圧を0.7V. オペアンプの消費電流を1mAとすれば、エミッタフォ ロア後の差動増幅器の出力DC電圧は、外部制御電圧V c を2.8 Vとすることで、Vocは2.8 V一定に保持 される。このときのオペアンプの出力電圧 V*・は4.5 Vとなっており、オペアンブ単体の電源電圧としては、 8 V は必要となる。このときの回路全体の消費電力を求 めると、オペアンプの出力電流は、差動増幅器及びエミ ッタフォロアの電流そしてオペアンプ自身の電流の和と なり、400μA×3+1mAで2、2mAとなる。従 40 って、回路全体の消費電力は、2. 2mA×8V=1 7. 6mWとなる。次に実施例において、電源123の 電圧を5V,抵抗107,108を5KQ,定電流源1 13, 114, 115の電流を400μA, 可変電流源 の電流を100μA, トランジスタ105, 106のペ

ースエミッタ問電圧を0.7V,抵抗111,112を3K Ω とすると、エミッタフォロア後の差動増幅器の出力DC電圧は外部制御電圧Vc 'を2.8Vとすることで2.8V一定に保持される。このときのオペアンプの出力電圧Vor 'は1Vであり、オペアンプ単体の電源電圧は、5Vとしても問題ない。従ってオペアンプを含む回路全体の消費電流は、 400μ A× $3+200\mu$ A+1mAで2.4mAとなる。従って回路全体の消費電力は、2.4mA×5=12.0mWとなり、従来例に比較して5.6mWの電力が削減されたという効果を有する。

【図面の簡単な説明】

【図1】本発明の一実施例を示す回路図である。

【図2】従来の回路図である。

【図3】本発明の別の実施例を示す回路図 【符号の説明】

101, 102, 103, 104, 105, 106, 2 01, 202, 203, 204, 301, 302, 30 3, 304, 305, 306, 307, 308, 30 9, 310, 310 トラジスタ 107, 108, 109, 110, 111, 112, 2 05, 206, 207, 208, 312, 313, 31 4, 315, 316, 317, 318, 319, 320

113, 114, 115, 210, 211, 212, 3 25, 326, 327, 328 定電流源

117, 213, 322 パイアス電圧源

116, 209, 321 外部制御電源

118, 214, 329 入力信号源

119, 215, 330 オペアンプ

123, 323 電源

324 コンデンサ


抵抗

120,328 差動增幅器


121, 329 エミッタフォロア

122, 331 可変電流源





[図2]



[図3]

